1 概述
本文檔的目的在于說明使用PADS的印制板設(shè)計(jì)軟件進(jìn)行印制板設(shè)計(jì)的流程和注意事項(xiàng)，為一個(gè)工作組的設(shè)計(jì)人員提供設(shè)計(jì)規(guī)范，方便設(shè)計(jì)人員進(jìn)行交流和檢查。 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

2 設(shè)計(jì)流程
PCB的設(shè)計(jì)流程分為網(wǎng)表輸入、規(guī)則設(shè)置、元器件布局、布線、檢查、復(fù)查、輸出六個(gè)步驟. 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

2.1 網(wǎng)表輸入
網(wǎng)表輸入有兩種辦法，一種是使用PowerLogic的OLE PowerPCB Connection功能，選擇Send Netlist，應(yīng)用OLE功能，可以隨時(shí)保持原理圖和PCB圖的一致，盡量減少出錯的。另一種辦法是直接在PowerPCB中裝載網(wǎng)表，選擇File->Import，將原理圖生成的網(wǎng)表輸入進(jìn)來。 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

2.2 規(guī)則設(shè)置
在原理圖設(shè)計(jì)階段就已經(jīng)把PCB的設(shè)計(jì)規(guī)則設(shè)置好的話，就不用再進(jìn)行設(shè)置這些規(guī)則了，輸入網(wǎng)表時(shí)，設(shè)計(jì)規(guī)則已隨網(wǎng)表輸入進(jìn)PowerPCB了。修改了設(shè)計(jì)規(guī)則，同步原理圖，保證原理圖和PCB的一致。除了設(shè)計(jì)規(guī)則和層定義外，還有規(guī)則設(shè)置，比如Pad Stacks，修改標(biāo)準(zhǔn)過孔的大小。設(shè)計(jì)者新建了一個(gè)焊盤或過孔，要加上Layer 25。 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

注意：
PCB設(shè)計(jì)規(guī)則、層定義、過孔設(shè)置、CAM輸出設(shè)置已經(jīng)作成缺省啟動文件，名稱為Default.stp，網(wǎng)表輸入進(jìn)來以后，設(shè)計(jì)的，把電源網(wǎng)絡(luò)和地分配給電源層和地層，并設(shè)置高級規(guī)則。在的規(guī)則都設(shè)置好以后，在PowerLogic中，使用OLE PowerPCB Connection的Rules From PCB功能，更新原理圖中的規(guī)則設(shè)置，保證原理圖和PCB圖的規(guī)則一致。 　　《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

2.3 元器件布局
網(wǎng)表輸入以后，的元器件都會放在工作區(qū)的零點(diǎn)，重疊在一起，下一步的工作把這些元器件分開，規(guī)則擺放整齊，即元器件布局。PowerPCB提供了兩種辦法，手工布局和自動布局。 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

2.3.1 手工布局
1. 工具印制板的結(jié)構(gòu)尺寸畫出板邊（Board Outline）。 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

2. 將元器件分散（Disperse Components），元器件會排列在板邊的周圍。 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

3. 把元器件一個(gè)一個(gè)地移動、旋轉(zhuǎn)，放到板邊以內(nèi)，的規(guī)則擺放整齊。 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

2.3.2 自動布局
PowerPCB提供了自動布局和自動的局部簇布局，但對大多數(shù)的設(shè)計(jì)，效果并不理想，不推薦使用。 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

2.3.3 注意事項(xiàng)
a. 布局的首要原則是保證布線的布通率，移動器件時(shí)注意飛線的連接，把有連線關(guān)系的器件放在一起 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

b. 數(shù)字器件和模擬器件要分開，盡量遠(yuǎn)離 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

c. 去耦電容盡量靠近器件的VCC 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

d. 放置器件時(shí)要考慮以后的焊接，不要太密集 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

e. 多使用軟件提供的Array和Union功能，提高布局的效率 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

2.4 布線
布線的方式也有兩種，手工布線和自動布線。PowerPCB提供的手工布線功能十分強(qiáng)大，自動推擠、在線設(shè)計(jì)規(guī)則檢查（DRC），自動布線由Specctra的布線引擎進(jìn)行，通常這兩種辦法配合使用，常用的步驟是手工—自動—手工。 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

2.4.1 手工布線
1. 自動布線前，先用手工布重要的網(wǎng)絡(luò)，比如高頻時(shí)鐘、主電源等，這些網(wǎng)絡(luò)往往對走線距離、線寬、線間距、屏蔽等有特殊的要求；特殊封裝，如BGA，
自動布線很難布得有規(guī)則，也要用手工布線。 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

2. 自動布線以后，還要用手工布線對PCB的走線進(jìn)行。 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

2.4.2 自動布線
手工布線結(jié)束以后，剩下的網(wǎng)絡(luò)就交給自動布線器來自布。選擇Tools->SPECCTRA，啟動Specctra布線器的接口，設(shè)置好DO文件，按Continue就啟動了Specctra布線器自動布線，結(jié)束后布通率為100%，那么就可以進(jìn)行手工布線了；不到100%，說明布局或手工布線有問題，布局或手工布線，布通為止。 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

2.4.3 注意事項(xiàng)
a. 電源線和地線盡量加粗 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

b. 去耦電容盡量與VCC直接連接 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

c. 設(shè)置Specctra的DO文件時(shí)，首先添加Protect all wires命令，保護(hù)手工布的線不被自動布線器重布 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

d. 有混合電源層，應(yīng)該將該層定義為Split/mixed Plane，在布線之前將其分割，布完線之后，使用Pour Manager的Plane Connect進(jìn)行覆銅 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

e. 將的器件管腳設(shè)置為熱焊盤方式，做法是將Filter設(shè)為Pins，選中的管腳，
修改屬性，在Thermal選項(xiàng)前打勾 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

f. 手動布線時(shí)把DRC選項(xiàng)打開，使用動態(tài)布線（Dynamic Route） 　　《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

2.5 檢查
檢查的項(xiàng)目有間距（Clearance）、連接性（Connectivity）、高速規(guī)則（High Speed）和電源層（Plane），這些項(xiàng)目可以選擇Tools->Verify Design進(jìn)行。設(shè)置了高速規(guī)則，檢查，否則可以跳過這一項(xiàng)。檢查出錯誤，修改布局和布線。 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

注意： 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

有些錯誤可以忽略，例如有些接插件的Outline的一部分放在了板框外，檢查間距時(shí)會出錯；每次修改過走線和過孔之后，都要重新覆銅一次。 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

2.6 復(fù)查
復(fù)查根據(jù)“PCB檢查表”，內(nèi)容設(shè)計(jì)規(guī)則，層定義、線寬、間距、焊盤、過孔設(shè)置；還要重點(diǎn)復(fù)查器件布局的合理性，電源、地線網(wǎng)絡(luò)的走線，高速時(shí)鐘網(wǎng)絡(luò)的走線與屏蔽，去耦電容的擺放和連接等。復(fù)查不合格，設(shè)計(jì)者要修改布局和布線，合格之后，復(fù)查者和設(shè)計(jì)者分別簽字。 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

2.7 設(shè)計(jì)輸出
PCB設(shè)計(jì)可以輸出到打印機(jī)或輸出光繪文件。打印機(jī)可以把PCB分層打印，便于設(shè)計(jì)者和復(fù)查者檢查；光繪文件交給制板廠家，生產(chǎn)印制板。光繪文件的輸出十分重要，關(guān)系到這次設(shè)計(jì)的成敗，下面將著重說明輸出光繪文件的注意事項(xiàng)。 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

a. 輸出的層有布線層（頂層、底層、布線層）、電源層（VCC層和GND層）、絲印層（頂層絲印、底層絲印）、阻焊層（頂層阻焊和底層阻焊），還要生成鉆孔文件（NC Drill） 《版權(quán)聲明：本文由www.flswjt.cn整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

b. 電源層設(shè)置為Split/Mixed，那么在Add Document窗口的Document項(xiàng)選擇Routing，并且每次輸出光繪文件之前，都要對PCB圖使用Pour Manager的Plane Connect進(jìn)行覆銅；設(shè)置為CAM Plane，則選擇Plane，在設(shè)置Layer項(xiàng)的時(shí)候，要把Layer25加上，在Layer25層中選擇Pads和Vias

c. 在設(shè)備設(shè)置窗口（按Device Setup），將Aperture的值改為199

d. 在設(shè)置每層的Layer時(shí)，將Board Outline選上

e. 設(shè)置絲印層的Layer時(shí)，不要選擇Part Type，選擇頂層（底層）和絲印層的Outline、Text、Line

f. 設(shè)置阻焊層的Layer時(shí)，選擇過孔表示過孔上不加阻焊，不選過孔表示家阻焊，視具體確定

g. 生成鉆孔文件時(shí)，使用PowerPCB的缺省設(shè)置，不要作改動

h. 光繪文件輸出以后，用CAM350打開并打印，由設(shè)計(jì)者和復(fù)查者根據(jù)“PCB檢查表”檢查